FPGAエンジニア

必須

• Verilog / SystemVerilogを用いた論理設計の実務経験（3年以上）
• FPGA開発ツール（Vivado / Quartus等）を用いた一連の開発経験

歓迎

• AXI4などの標準バスインターフェースを用いた回路設計経験
• AIアルゴリズム（CNN等）をハードウェアへ実装するための定点化・量子化に関する知見
• PCIe Gen3/4 や NVMe, RoCE などの高速プロトコルの実装経験
• Python または C/C++ を用いた検証環境（UVM等）の構築経験、オシロスコープ等を用いたハードウェアデバッグ知見

求める人物像

• 回路の効率性、性能限界に挑むことに妥協しない方
• 自分の回路がシステム全体（上位アプリ）の中でどう機能するかを意識して設計できる方
• タイミングエラーや通信不具合に対し、論理的な仮説を立てて粘り強く解決できる方
• FPGA業界の最新トレンドや新しいアーキテクチャを試すことに貪欲で、前例のない複雑な処理のハードウェア化に前向きに取り組める方

使用ツール

職務内容

• 2024年10月に設立された次世代のコンピュータ技術とビジネスを融合させるための研究開発（R&D）組織「ki-labs（ケーアイラボ）」にて、最先端のFPGA・デジタル回路技術を用いたAI推論アクセラレータの研究開発を担うポジションです。従来のソフトウェア開発の枠を超え、「ハードウェアの性能を最大限に引き出し、実社会の課題をAIで解決する」ことをミッションに、システム全体のボトルネックを解消する「心臓部」を作り上げていただきます。

具体的な業務内容

• AIアルゴリズムをFPGA上で高速化するためのデジタル回路設計・実装をご担当いただきます。

AI推論ロジックのハードウェア最適化・回路設計

• CNNやTransformerなどのAIモデルをFPGA上で効率よく動かすための演算ユニットおよびメモリコントローラの設計・実装。
• AIモデルのハードウェア最適化（量子化・枝刈り等）の検討。

高速データ通信インフラの構築・検証

• PCIe、10G/25G Ethernet、DDR4/HBM2等を用いた、PC・サーバ側との高速データ転送路の構築。
• 制約条件を満たすための配置配線最適化、および実機（FPGA評価ボード/自社ボード）での動作検証。

ソフトウェアチームとの連携

• PC側エンジニアと連携した通信プロトコルの定義、およびドライバ開発のためのレジスタマップ作成。

技術スタック・関連キーワード

• 領域・手法： FPGA開発, RTL設計, 論理設計, デジタル回路設計, AIハードウェアアクセラレーション, 量子化・枝刈り
• 言語・環境： Verilog, SystemVerilog, Vivado, Quartus, PCIe, NVMe, Python, C/C++

このポジションの魅力

• 「0から1」を創り上げる新設組織のコアメンバー： 2024年10月に設立されたばかりのR&D組織の立ち上げフェーズに参画できます。独自の回路設計からソフトウェアスタックの構築までを一貫して自社で開発しているため、裁量が非常に大きく、前例のないシステムの中核を自らの手で作り上げる経験が得られます。
• ハードウェアの性能限界への挑戦： 単なる学術的な基礎研究にとどまらず、「次世代のコンピュータ技術とビジネスの融合」「実社会の課題解決」という明確な目的を持った研究開発です。ソフトウェアだけでは到達できない、回路の効率性・性能限界に挑むことができます。
• ハードとソフトの垣根を越えた開発環境： PC側のアプリケーション開発チームと密に連携し、互いの専門性を尊重しながら最適なアーキテクチャや境界線を模索できる高度な開発環境です。