職種・勤務地・キーワードで探す
条件を変える
東京都のハードウェアエンジニアの求人110件応募資格・募集要項・仕事内容を見る
LSIの回路設計
- 勤務地
- 東京都
- 休日
- 年間休日125日完全週休2日
- 雇用形態
- 正社員
どんな仕事かAIによる生成
LSI回路設計のフロントエンドからバックエンドまでを担当し、プロジェクトを牽引する求人です。アーキテクチャ検討、RTL設計・検証、FPGAベースのプロトタイピング、SoCの物理設計やタイミング収束などを行います。
この求人に応募
応募資格
必須
- EADツールの使用経験経験
【フロントエンド業務の場合】
- 大規模FPGA設計、合成、FPGAインプリの実践的な経験1年以上
- XILINX開発ツール（VIVADO）を含む複数のFPGA開発ツールの深い知識と最適化ノウハウ
- 複雑なRTL設計および先進的な検証手法（UVM/SystemVerilog等）の実務経験1年以上
【インプリ業務の場合】
歓迎
- ご経験のブランクが3年以内であれば、ご相談は可能です。
求める人物像
- ①課題解決能力： 複雑なLSI設計における技術的な課題に対し、多角的な視点から分析し、論理的かつ実践的な解決策を導き出す能力。
- ②リーダーシップと協調性： 自身の専門性を発揮しつつ、チーム内外のメンバーと円滑に連携し、必要に応じてリーダーシップを発揮してプロジェクトを推進できる方。
- ③プロフェッショナル意識： LSI技術の最先端を常に追い求め、自身のスキル向上に飽くなき探求心を持ち、高品質な成果にコミットできる方。
募集要項最終確認 10/26
- 職種
- ハードウェアエンジニア
- 雇用形態
- 正社員有（4か月間）
- 給与
- 400〜550万円/年
- 給与の詳細
- 年収400万円～550万円 ※相談可能(月給制：月給 287,000円～、賞与年2回）※経験・能力等を充分に考慮した上で、加給・優遇。※試用期間中(4カ月)の給与は本採用時の90％有※平均残業時間 月10時間以内
- 手当
- 交通費月3万円まで独立手当時間外手当扶養子女手当チャレンジ手当
- 勤務地
- 東京都神奈川県川崎市神奈川県横浜市
- 働き方
- 記載なし
- 勤務時間
- 8:30～17:30※就業先により異なります
- 年間休日
- 125日
- 休日・休暇
- ◆年間休日125日以上・完全週休2日制（土・日）・祝日・会社指定休日5日間※教育研修等含め休日出勤の可能性があります※年末年始（6連休／2024年実績）※GW休暇（10連休／2024年予定）・年次有給休暇（入社半年後に10日間付与）※入社後半年間は最大3日の休暇取得融通あり※有給休暇取得促進日5日・アニバーサリー休暇（年2日）・産前産後、育児、介護休暇なお、取引先での常駐業務となるため、その場合は常駐先によって異なります。
- 社会保険
- ・各種社会保険完備
- 業務の変更の範囲
- 将来的に会社の定める業務へ変更となる場合があります。
- 就業場所の変更の範囲
- 将来的に会社の定める業務へ変更となる場合があります。
- 経験年数
- 1年以上
- 選考の流れ
- 【面接回数】２回・一次面接：WEB・二次面接：WEB or 対面 面接※選考フローと選考回数は変更となる可能性がございます。※場合により性格適性検査を行う場合がございます
- 掲載日
- 2026/09/12 03:11（45日前）
- 最終確認
- 2026/10/26 21:30（1日前）
仕事内容
主な仕事内容
- LSI回路設計におけるフロントエンドからバックエンドまで、一貫した高度な専門性に基づき、プロジェクトを牽引していただきます。
- 難易度の高い新規開発や、既存設計の性能・効率最大化など、技術的挑戦に満ちた業務です。
１） フロントエンド設計・検証：アーキテクチャからRTL品質を追求
- 顧客要求仕様に基づき、高性能・高効率なLSIを実現するためのアーキテクチャ検討から、洗練されたRTL設計、そして網羅的な機能検証までを一貫して担当いただきます。単なるコーディングに留まらず、設計品質と検証カバレッジの最大化を追求する役割です。
- ロジック設計・検証：高度な要求仕様から設計仕様／検証仕様を策定し、複雑な新規ブロックのRTL設計および先進的な検証環境構築を主導します。シミュレーションだけでなく、形式検証やプロトタイピングを用いた検証戦略の立案と実行までを担います。
- FPGA設計・検証：大規模かつ複雑なLSI機能の早期検証を目的としたFPGAベースのプロトタイピング環境構築をリードします。FPGAインプリメントの最適化やデバッグ手法の確立に貢献いただきます。
２）インプリ（バックエンド）業務：PPA（性能・消費電力・面積）を極限まで最適化
- テラゲートクラスの大規模SoCにおけるタイミング収束、消費電力最適化、面積効率の最大化を目標に、SDC策定からSTA、そして最新のインプリツールを駆使した物理設計までを推進いただきます。PPAの目標達成に向けた技術的課題解決能力が求められます。
- SDC作成・STA：大規模SoC内の複数Block間連携を含む、複雑なSDCの策定と、先進的なSTAツールを用いたタイミング収束の責任者として、ボトルネック解析と改善策の提案・実施をリードします。
- カスタムスクリプト開発：設計フローの自動化、解析効率向上、データハンドリング最適化を目的としたスクリプト開発経験を活かし、既存フローの改善提案から実装までを主導していただきます。
やりがい
- ①技術的な困難への挑戦と解決：微細化、複雑化が進むLSI設計において、既存の手法では解決が難しい課題に直面する機会が多くあります。自身の知識と経験、そして探求心でこれらの壁を乗り越えた時の達成感は格別です。
- ②プロジェクトへの影響力：設計の初期段階から最終的なテープアウトまで、LSI開発の重要な意思決定に関与し、プロジェクトの成功に直接貢献できるポジションです。あなたの提案一つが、LSIの性能や開発期間に大きな影響を与えます。
シニアアーキテクト／テクニカルリード：
- 特定の専門領域（例：高性能CPU/GPU設計、低消費電力SoC設計、高速インターフェース設計、あるいは先進的な検証手法の確立）における技術リーダーとして、アーキテクチャの方向性を決定し、LSI全体の設計品質と性能を保証する役割を担います。
この求人は、株式会社データフォーシーズの採用ページの内容をAIが読み取って整理したものです。応募の前に採用ページの原文を確かめてください。データの集め方企業サイト
同じ会社の求人65件
株式会社データフォーシーズの求人をすべて見る（65件）職種と勤務地が似ている求人東京都のハードウェアエンジニア 110件
- 宇宙機器開発FPGA設計 リーダー
- Hardware Engineer
- 無線通信システム開発(防衛向けテレメータ・データリンク/管理職)
- 製品開発（エレキ） 流量計製品の電気系ハードウェア設計・開発
- Principal Physical Design Engineer
- FPGAエンジニア
募集元の採用ページから応募できます
応募は株式会社データフォーシーズの採用ページで受け付けています。このページは採用ページの掲載内容をもとに構成しているため、最新の応募条件は募集元でご確認ください。
この求人と近い条件で探す数字はリンク先ページの掲載件数
応募資格の語から探す
この職種で探す
- ハードウェアエンジニア362
- 東京都のハードウェアエンジニア110
- テック15,283
- 組み込み・ファームウェアエンジニア706
- IoTエンジニア47
この勤務地で探す
働き方・年収で探す
- 年収400万以上44,921
- 年収500万以上29,813
- 残業月20時間以下14,392
- 完全週休2日39,587
- 年間休日120日以上46,029