メモリレイアウト技術リーダー

必須

• 不揮発メモリの手書きレイアウト設計の経験（目安：10年以上）
• 回路設計者との合意形成、レイアウト設計レビューのリーディング経験（目安：5年以上）
• 海外パートナーと英語を使用した協業経験

歓迎

• P&R設計の経験
• アナログ回路設計の経験
• AIを活用したレイアウト設計の経験

使用ツール

担当技術分野

• 不揮発メモリIP(Flash、MRAM、ReRAM等）のレイアウト設計

対象製品

• 車載／産業／IoT向けMCU

プロジェクト内容

• 自社Fab／Foundryのメモリセルをベースとした不揮発メモリIPのレイアウト設計
• MCU製品のPPA（Performance/Power/Area)最適化に貢献
• 国内外のメモリ開発チームと協力するグローバルな開発環境

担当業務

• メモリレイアウト設計チームの技術リーダー
• IP要求仕様／回路仕様からレイアウト戦略を立案
• レイアウト設計／検証実務を主導

募集内容

• ルネサスは車載／産業／IoT向けMCUのさらなる競争力強化に向けて、次世代混載不揮発メモリ技術およびIP開発への投資を拡大しています。混載不揮発メモリIP(FlashやEmerging memory (MRAM, ReRAMなど)ベース)はMCUの競争力に直結するため、高性能化／大容量化／高信頼化への要求はますます高まっています。
• 本ポジションでは、将来のMCUに搭載される混載不揮発メモリIPのレイアウト設計を担当いただきます。数千万台から数億台規模で出荷される世界トップクラスのMCU事業を支える中核技術の開発に携わることができるため、大きな事業インパクトを実感できるポジションです。また、ルネサスの混載不揮発メモリIP開発部門は、ISSCC、Symposium on VLSI Circuits、IEDMなどの世界最高峰の半導体学会へ積極的・継続的に論文投稿／発表を行っており、高い技術スキルを持った開発メンバとともに専門性をさらに磨きつつ、より広範なメモリ技術スキルを経験・獲得できる環境です。