転職AI
保存・履歴

保存と履歴は、この端末のブラウザにだけ残ります。会員登録すると、スマホとPCで同じ一覧を見られ、条件に合う新着求人もメールで届きます。

ログインマイページ
求人へ
職種・勤務地・キーワードで探す
条件を変える

こだわり条件

人気の職種
テック
コーポレート
セールス
サービス・販売
ビジネス
製造業
医療職
建設・建築
マーケティング
コンサルティング
デザイン
物流・運輸
不動産
研究
金融プロフェッショナル
クリエイティブ
士業・専門サービス
編集・コンテンツ
農林水産
公共・公務
北海道・東北
関東
中部
近畿
中国・四国
九州・沖縄
こだわり条件
条件をクリア
東京都のハードウェアエンジニアの求人84件

シニア半導体エンジニア（ICバックエンド設計／レイアウト実装｜Physical Design）

ＦＰＴジャパンホールディングス株式会社

この会社の求人 268件

掲載中・1日前に確認

500〜1000万円/年

※ 募集要項に記載のレンジ。実額は選考で決まります

下限は東京都のハードウェアエンジニアの求人の中央値（600万円）より100万円低い

勤務地
東京都港区
休日
年間休日125日
雇用形態
正社員

どんな仕事かAIによる生成

Physical Designフロー全体を推進するシニア半導体エンジニアの募集です。Floorplan～PnR～Signoff～GDS Outを担当し、PPAの最適化、設計課題の解析・改善、タイミング収束や各種Signoff対応を行います。Front-end、DFT、STA等の関連チームと連携し、設計品質の確保と上流工程へのフィードバックを実施します。

応募資格・募集要項・仕事内容を見る

この求人に応募

給与500〜1000万円/年

募集元で応募するＦＰＴジャパンホールディングス株式会社の採用ページへ
相談する共有準備中

応募は募集元の採用ページで受け付けています。当サイトに応募フォームはありません。

応募資格

必須

  • 電子工学／電気工学／コンピュータ工学、または同等の学士号
  • フィジカルデザインの実務経験 5年以上
  • Floorplan～PnR～SignoffまでのPDフロー全体におけるハンズオン経験
  • Fusion Compiler、Innovus等のPhysical Designツールの実務経験
  • CTS（Clock Tree Synthesis）構築およびTiming Closureの経験
  • タイミングレポートを解析し、違反の原因特定および改善戦略策定ができること
  • 物理レイアウト検証（DRC/LVS等）の経験
  • Timing、IR/EM等のSignoff課題への対応経験

募集要項最終確認 10/16

職種
ハードウェアエンジニア
雇用形態
正社員
役職
シニア半導体エンジニア
給与
500〜1000万円/年
給与の詳細
年収 500万円〜1,000万円 ・昇給：年1回 ・通勤手当：月2万円まで ・家族手当：扶養者（配偶者・子）1人当たり1万円 ・住居手当：月3万円※全社員に支給 ・職務手当
手当
通勤手当月2万円まで家族手当1人当たり1万円住居手当月3万円職務手当帰省旅費補助8万円
勤務地
108-0073 東京都港区三田三丁目5番19号 住友不動産東京三田ガーデンタワー 33階
働き方
記載なし
勤務時間
・9:00〜18:00 （所定労働時間：8時間0分、休憩時間：60分） ※客先常駐時は常駐先の所定勤務時間に従う。 ・時間外労働：あり（平均月15時間程度） ※部署・案件によって異なります。
年間休日
125日
休日・休暇
完全週休2日（土曜日、日曜日、祝日）夏季休暇年末年始休暇有給休暇（10日〜20日、消化率8割以上）特別休暇年間休日日数：125日
福利厚生
退職金制度選択制企業型確定拠出年金制度Linkedin Learningアカウント付与慶弔見舞金社内イベント（旧正月祝い、国際女性の日祝いなど）クラブ活動：英語、ベトナム語、日本語クラスなどファーストコールEAP（事業場外産業保健スタッフ等によるケア）
社会保険
厚生年金健康保険（関東ITソフトウェア）雇用保険労災保険
経験年数
5年以上
学歴
大学卒業以上
選考の流れ
①書類選考 ②1次面接（事業部長、対面又はオンライン） ③最終面接（役員面接、対面）※基本的には2次面接まで ④内定
掲載日
2026/07/19 00:27（90日前）
最終確認
2026/10/16 20:49（1日前）

仕事内容

募集内容

  • 将来的に設計全体をリードするTech Lead / Architectへのステップアップの機会があります。

業務内容

  • Physical Designフロー全体の推進 Floorplan～PnR～Signoff～GDS Outまで担当し、ブロックレベルのPhysical DesignおよびSignoff収束を自立して推進（Fusion Compiler等の実務経験）。Timing、Power、Area（PPA）を総合的に最適化し、設計収束をリード。
  • 設計課題の解析・改善 STA、IR Drop、クロストーク等の課題を分析し、配置配線やECOによる改善を実施。
  • タイミング解析・収束対応 SDCの作成・管理、STA、およびタイミング収束に向けた最適化を推進。
  • Physical Verification／Signoff対応 DRC／LVS、Timing Signoff、IR/EM Signoff等の課題を解決し、Tape out品質を確保。
  • 関連部門との連携 Front-end、DFT、STA等の関連チームと連携し、設計品質の確保および上流工程へのフィードバックを実施。

この求人は、ＦＰＴジャパンホールディングス株式会社の採用ページの内容をAIが読み取って整理したものです。応募の前に採用ページの原文を確かめてください。データの集め方企業サイト

同じ会社の求人268件

ＦＰＴジャパンホールディングス株式会社の求人をすべて見る（268件）

職種と勤務地が似ている求人東京都のハードウェアエンジニア 84件

東京都のハードウェアエンジニアの求人をすべて見る（84件）

募集元の採用ページから応募できます

応募はＦＰＴジャパンホールディングス株式会社の採用ページで受け付けています。このページは採用ページの掲載内容をもとに構成しているため、最新の応募条件は募集元でご確認ください。

募集元の採用ページを開く

この求人と近い条件で探す数字はリンク先ページの掲載件数

この職種で探す

この勤務地で探す

働き方・年収で探す

この職種を募集する企業

募集元で応募する採用ページへ
AI相談