3か月前
シニア半導体エンジニア(ICバックエンド設計/レイアウト実装|Physical Design)
Physical Designフロー全体を推進するシニア半導体エンジニアの募集です。Floorplan~PnR~Signoff~GDS Outを担当し、PPAの最適化、設計課題の解析・改善、タイミング収束や各種Signoff対応を行います。Front-end、DFT、STA等の関連チームと連携し、設計品質の確保と上流工程へのフィードバックを実施します。
500〜1000万円/年
募集元で応募する