Verilog HDLを使う求人を25件掲載しています（2026年10月3日更新）。Verilog HDLを使う募集求人で提示されている年収の平均値は622万円、中央値は500万円、最高年収は2000万円です。年間休日は平均125日、平均残業時間は月29時間です。新着順・年収が高い順・年間休日が多い順・残業が少ない順で並び替えられます。
25件の求人1〜25件を表示
9日前
LLM処理を加速する次世代AIアクセラレータLSI-NPUの研究開発において、機能ブロックの論理・設計・検証仕様策定、RTL実装、RTL検証を担当します。論理設計・検証チームの主要ブロック開発担当として、関連する機能ブロック開発チームと連携し、LSI全体の統合と最適化を通じてNPU開発に貢献します。
15日前
画像センサ・コードリーダー商品のハードウェア開発において、FPGA設計技術者として商品開発を担当します。新商品開発では概念・詳細設計から実装、試作、評価、生産立上までを行い、新技術の調査・開発や商品・技術マーケティングにも参画します。生産工場と連携した既存商品の改造・設計変更や、担当商品の販促支援も担います。
20日前
FPGAを中心としたハードウェア開発を担当し、論理設計・検証・実装、実機評価、高速インターフェースの設計・評価などに携わります。要件定義から設計・実装・評価まで幅広く担当し、顧客や協力会社との仕様調整・折衝も行います。
20日前
次世代AIアクセラレータLSI-NPUの研究開発において、論理設計・検証チームのマネジメントを担う責任者を募集しています。実行計画の立案、進捗管理、課題解決を推進し、関連する複数チームと連携してプロジェクト全体の成功を目指します。
20日前
独自アーキテクチャに基づく次世代AIアクセラレータLSIについて、機能検証モデル･性能検証モデル･論理検証モデルを開発します。サブリーダーとして複数ブロックを担当し，要件定義，開発スケジュール策定，設計仕様策定を行い、チームメンバーや外注業者と連携して開発を推進します。
20日前
独自アーキテクチャに基づく次世代AIアクセラレータLSIの機能検証モデル・性能検証モデル・論理検証モデルを開発する。プレイングリーダーとして、モデルの要件定義や開発スケジュール・設計仕様の策定、開発を主導する。チームメンバーや外注業者、アーキテクト、各機能ブロックの設計・検証担当者と連携し、モデル構築を進める。
20日前
通信事業者向け5G/Open RAN基地局のRadio Unit（RU）に搭載されるFPGAの設計開発を担当します。要求分析、RTL設計、論理シミュレーション、実機評価から、無線信号処理や装置制御機能の開発、最適化、試作機評価まで一連の業務を行います。
2か月前
次世代AIアクセラレータLSI-NPUの研究開発において、機能ブロックの論理仕様・設計仕様・検証仕様の策定、RTL実装およびRTL検証を担当します。論理設計・検証チームの一員として、関連チームと連携しながら機能ブロック設計の最適化を通じてNPU開発に貢献します。
2か月前
LLM処理を加速する次世代AIアクセラレータLSI-NPUの研究開発において、機能ブロックの論理仕様・設計仕様・検証仕様の策定、RTL実装・検証を担当します。論理設計・検証チームの主要ブロック開発リーダーとして、チームを主導し、担当ブロックの仕様設計から検証プロセス全体を統括します。関連チームと連携し、LSI全体の統合と最適化を推進します。
2か月前
LLM処理を加速する次世代AIアクセラレータLSI-NPUの研究開発において、機能ブロックの論理仕様・設計仕様・検証仕様の策定、RTL実装およびRTL検証を担当します。論理設計・検証チームの主要ブロック開発担当として、設計課題の解決や品質向上を進め、関連チームと連携してLSI全体の統合と最適化に取り組みます。
2か月前
Lead a Japan-based engineering team responsible for high-frequency and ultra-low-latency trading systems. The team develops and operates FPGA- and software-based trading solutions and co-located infrastructure for HFT clients based outside Japan. The role oversees the systems’ full lifecycle, technical strategy, production support, client communication, and team development.
3か月前
業務用スキャナー/ソーターなどの電気回路設計を担当します。機器の電気設計や制御基板回路設計を中心に、新製品の設計、お客様からのカスタマイズ設計、既存生産製品の設計変更、製造部への製造技術指導などを行います。
3か月前
コンピュートプラットフォーム開発でHardware/ArchitectureのGroup Leaderとして、SoCや独自アクセラレータIPの仕様策定・設計・検証を担います。検証戦略やHW/SWインターフェースの定義、試作委託先の管理、評価ボード・開発キットの開発に加え、グループの方針策定や進捗・設計品質管理を行います。
3か月前
最先端のLEDやレーザーを使った光応用機器および光源モジュールの先行開発を担当します。LEDやレーザーを用いた回路設計、回路評価、組込系ソフトウェアの設計、制御アルゴリズムの実装・最適化、ハードウェアとソフトウェアの統合テストを行います。
3か月前
電化・電動化新製品、移動体、防衛・宇宙製品向けのコンポーネント開発や、パワーエレクトロニクス技術の研究開発を行います。製品開発での交渉、複数メンバへの業務分配・取り纏め、必要な研究事項の考案や新事業の発案も担当します。
3か月前
現行世代移動体通信規格（4G/LTE）及び次世代通信規格5G向け通信計測機のFPAの設計・開発を担当します。チーム単位で仕様検討から詳細設計まで上流⼯程から⼀貫して担当し、お客様の要望に沿った新製品の開発・設計も行います。開発は自社で行い、テストフェーズ以降は顧客の研究開発施設で実機を用いた接続試験等を行います。
3か月前
半導体テスタの論理回路設計（ASIC、FPGAなど）および自己診断プログラムや校正プログラムの開発に携わります。ASIC/FPGAのデジタル回路設計、診断プログラム開発、ハードウェア評価を行います。
3か月前
半導体テスタ内の制御回路の開発に携わります。FPGAを用いたアナログ回路制御用デジタル回路の設計・検証、制御用CPUや周辺回路の仕様策定、システムバスアーキテクチャ設計、組込みソフトウェアの設計・実装・デバッグを行います。
3か月前
電気設計の募集です。論理設計及び検証、車載LSI開発、FPGA・CPLD設計、回路設計、FPGA設計を担当します。
3か月前
ハードウェアエンジニアとして、顧客の仕様に合った製品の開発を担当します。論理回路設計（FPGA開発）または電子回路設計（基板開発）に携わり、打合せから納品まで一貫して担当します。自社内開発・自社サービス開発に携わることも可能です。
3か月前
ディジタル複合機に搭載するASICなどの開発を担当します。画像処理ASICのRTL設計からサインオフ、エンジニアサンプル作成・評価までを行います。複合機ごとの要件に応じたCPLD/FPGAの開発も行います。
3か月前
MN-Coreおよびその後継であるMN-Core2の開発に携わるASICフロントエンド設計エンジニアを募集しています。MN-Coreのアーキテクチャ研究開発から、ASIC/機能ブロック仕様策定、RTLコーディング、論理検証、合成/STA、実機評価/デバッグまでを担当します。次世代のリーダー候補として、継続した研究開発を率いていくポテンシャルを持つ人材を募集しています。
3か月前
AIアクセラレータおよびReconfigurable AIチップ開発において、RTL設計・RTL検証・バックエンド／製造連携のいずれか、または複数領域を担当します。AI処理向けReconfigurableチップやAIエンジンの開発を進めており、大学との共同研究を通じた次世代AIアクセラレータアーキテクチャの研究と実装にも取り組んでいます。
3か月前
産業機器・メディカルシステム機器・自動車用電子機器などのシステム開発において、基板/FPGAの設計、開発を担当します。医療機器、FA向け産業機器、車載機器、複合機用制御基板などの開発に携わります。
3か月前
2024年10月に設立されたR&D組織「ki-labs」で、AI推論アクセラレータの研究開発を担うFPGAエンジニアの募集です。AIアルゴリズムをFPGA上で高速化するデジタル回路設計・実装を行い、高速データ転送路の構築や実機での動作検証、PC側エンジニアとの連携にも携わります。
25件中 1〜25件を表示
「Verilog HDL」の条件に一致する求人が公開されたときにお知らせします。会員向けの無料機能です。