Verilog HDLを使う求人を9件掲載しています（2026年10月3日更新）。Verilog HDLを使う募集求人で提示されている年収の平均値は622万円、中央値は500万円、最高年収は2000万円です。年間休日は平均125日、平均残業時間は月29時間です。新着順・年収が高い順・年間休日が多い順・残業が少ない順で並び替えられます。
9件の求人1〜9件を表示
18日前
本ポジションでは、収集したデータの品質確認から認識モデルによるラベル付けまでを担います。特性の異なるセンサを統合した自己位置推定やセンサキャリブレーションを中心に、データ基盤・評価ループの構築、システム連携にも取り組みます。
22日前
人工衛星に搭載するLSI（ASIC／FPGA）の設計および検証を担当します。LSIの要求仕様策定・仕様調整から、要求検討、基本設計、HDLコーディング、検証、実装設計まで一貫して担当し、設計全体の進捗・品質管理を行います。
2か月前
ASICベンダと連携し、数十億トランジスタ規模のプロセッサ開発におけるDFT回路設計全般のリード・マネジメントを担います。プロセッサの開発、設計、検証に責任を負い、DFT全般のスケジュール・進捗管理や故障カバレッジ・診断率の向上を推進します。
2か月前
オフィス向けまたは商業産業向けのインクジェットプリンターの新製品におけるエレキ設計業務を担当します。制御システムの電子回路・基盤設計開発、商品化プロセスの推進、SoCの仕様検討・設計開発、海外現法との業務連携と調整のいずれかを担当します。企画、メカ設計、ファーム設計、品質保証、生産技術等の部門と協力して製品開発を行います。
3か月前
グローバル開発センターにて、放電加工機、マシニングセンター等の工作機械用のコンピューター数値制御装置（CNC）のソフトウェアの設計、開発、テスト、および保守を担当する。
3か月前
超小型衛星のミッションを支える、軌道時刻決定や姿勢制御系の高精度な状態推定アルゴリズムの設計・開発をリードするポジションです。フィルタ技術を用いたアルゴリズム開発、シミュレーションでの性能検証、組み込みシステムへの実装・最適化などを担当します。地球周回から月周回などの深宇宙ミッションまで展開されるシステムの開発に携わります。
3か月前
自社製品を提供するファブレスメーカーで、産業用電子機器の設計開発に携わるHW開発エンジニアの募集です。ディジタル回路・アナログ回路設計、プリント基板設計、EMC・安全規格適合性評価、製造ドキュメント作成を担当します。
3か月前
ディジタル複合機に搭載する電気回路基板の開発を担当します。プリントエンジン制御回路やスキャナ制御回路の設計・評価、画像処理システムのファームウェア開発などを行います。
3か月前
ki-labsにて、FPGA上で動作するAIロジックをPCやサーバ側から制御・活用するアプリケーションおよび通信インフラを開発するポジションです。FPGAとの通信、バックエンド機能やドライバ層に近い開発、ライブラリ・インターフェース設計、クライアントアプリ開発を担当します。組み込みチームと連携してスループットを計測し、ボトルネックの特定・改善を行います。
9件中 1〜9件を表示
「Verilog HDL」の条件に一致する求人が公開されたときにお知らせします。会員向けの無料機能です。