職種・勤務地・キーワードで探す
条件を変える
電気設計・回路設計の求人769件応募資格・募集要項・仕事内容を見る
Interconnect Model Development/Support CAD Staff Engineer/Senior Engineer
- 給与
- 記載なし
- 勤務地
- 記載なし
- 休日
- 記載なし
- 雇用形態
- 記載なし
どんな仕事かAIによる生成
Develop and release interconnect models based on process technology information for parasitic extraction from layouts. Collaborate with global process technology development and scribe TEG design teams to obtain interconnect stack details, develop calibration methodologies and design TEGs. Develop new layout parasitic extraction flows and methodologies, working with external EDA vendors when necessary.
この求人に応募
応募資格
必須
- Experience working with chip design environments, especially using schematic and layout design tools.
- Experience using layout parasitic extraction tools (e.g. Synopsys StarRC).
- Basic knowledge of semiconductor process technology.
- Experience in programming in Python and Cadence SKILL, with perl and C/C++ also a plus.
- Experience in using AI agents to assist in the various necessary tasks.
- Excellent communication and problem-solving skills.
- CAD設計環境、特に回路図およびレイアウト設計ツールの使用。
- レイアウト寄生抽出ツール(Synopsys StarRCなど)を使用する。
- マイクロンのプロセス技術に関する基礎知識（DRCルールに精通している）。
- PythonとCadence SKILLでのプログラミングの経験があり、perlとC/C++もプラスです。
- Agentic AIの知識・経験。
- 優れたコミュニケーション能力と問題解決能力。
求める人物像
- Willingness to learn the above items if experience is limited.
- 経験が限られている場合は、上記の項目を学ぶ意欲。
募集要項最終確認 10/21
- 職種
- 電気設計・回路設計
- 雇用形態
- 記載なし
- 役職
- Staff Engineer/Senior Engineer
- 給与
- 記載なし
- 勤務地
- 記載なし
- 働き方
- 記載なし
- 掲載日
- 2026/10/12 05:15（10日前）
- 最終確認
- 2026/10/21 22:16（1日前）
仕事内容
募集内容
- Build and release interconnect models based on process technology information for use by parasitic extraction tools to extract layout parasitics.
- Work with the process technology development team members located at global sites to acquire details concerning the interconnect stack so that accurate interconnect models can be released.
- Work with the process technology development and scribe TEG design teams located at global sites to develop methodologies and design TEGs for properly calibrating interconnect models.
- Develop new flows and methodologies for parasitic extraction from layout.
- Work with external EDA vendors to develop the new flows and methodologies when necessary.
- Develops and applies CAD software engineering methods, theories and research techniques in support of the organization's product development.
この求人は、マイクロンメモリジャパン株式会社の採用ページの内容をAIが読み取って整理したものです。応募の前に採用ページの原文を確かめてください。データの集め方企業サイト
募集元の採用ページから応募できます
応募はマイクロンメモリジャパン株式会社の採用ページで受け付けています。このページは採用ページの掲載内容をもとに構成しているため、最新の応募条件は募集元でご確認ください。